【Part 2：半導体】PCB（プリント基板）とは？SysMooreの進化過程におけるPCBとチップレベルのパッケージング手法の重要性に迫る！

※「【Part 1：前編】SysMooreとは？次の10年の半導体業界の見通しとムーアの法則が直面する課題を徹底解説！」の続き

Part 1ではムーアの法則が直面する課題と、さらなる性能向上を追求する中で業界が「SysMoore」へと軸足を移している現状について詳しく解説しています。

その為、本稿での内容への理解をより深めるために、是非、インベストリンゴのプラットフォーム上にて、Part 1も併せてご覧いただければと思います。

SysMoore：高度パッケージングから高度基板、そしてあらゆるものが進化する時代へ

チップレットと高度パッケージングの違い

アドバンスト・マイクロ・デバイセズ（AMD）がサーバー向けCPU市場でインテル（INTC）を凌ぐ成功を収めた背景には、革新的なチップレットアーキテクチャがあります。

チップレットアーキテクチャとは、半導体チップを機能ごとに分割した小型チップ（チップレット）を組み合わせて、一つのプロセッサを構築する技術です。

この方式により、製造コスト削減や性能向上、設計の柔軟性が実現できます。

この技術は高度パッケージングと混同されがちですが、実際は異なる概念です。

高度パッケージングとは、複数の半導体チップやチップレットを一つのパッケージ内で接続し、高密度で効率的な集積を実現する技術です。

これにより、性能向上や省電力化、小型化が可能になります。

そして、AMDは1パッケージあたりのコア数が多い設計で、クラウドやVPSプロバイダーにとって魅力的な選択肢となっていますが、インテルの市場シェアを完全に奪うまでには至っていません。

コア数とは、コンピュータのプロセッサ（CPU）内にある計算ユニット（コア）の数を指します。

各コアが独立して処理を実行できるため、コア数が多いほど同時に複数のタスクを処理できる性能が高まります。

従来、コア数を増やすにはシリコンダイを大型化する必要がありましたが、物理的な限界があります。

シリコンダイとは、半導体チップの中核となる部品で、シリコンウェハーから切り出された薄い基板のことです。

この上にトランジスタや回路が集積されており、プロセッサやメモリなどの電子部品の機能を実現します。

インテルのUltra Path Interconnect（UPI）は、インテルが開発したプロセッサ間を接続する高速通信技術であり、サーバー用CPUで使用され、複数のCPU間でデータを効率的にやり取りし、高性能コンピューティングを実現します。

UPIは、マザーボード（コンピュータの主要な基板で、CPU、メモリ、ストレージ、グラフィックカードなどの各コンポーネントを接続・制御する役割を持つ部品）上の銅配線を介して複数のCPUを接続し、1サーバーあたり最大4つのCPUを動作させることが可能です。

しかし、UPIの帯域幅は80GB/s（データ転送速度を表し、1秒間に80ギガバイトのデータを送受信できる能力）、ソケット間のレイテンシは138ns（データが送信元から受信先に到達するまでの時間が138ナノ秒であること）に留まり、これに対しダイ内部の帯域幅は10TB/s以上、レイテンシは59nsと圧倒的な性能差があります。

一方で、AMDのアプローチは、計算ユニット（CCD）とI/Oユニット（IOD）を分離する設計を採用しています。

計算ユニット（CCD）とは、プロセッサ内で実際に計算処理を行うコアを複数集積した部品のことです。

各CCDは独立して計算を実行でき、プロセッサの性能向上に寄与します。

また、I/Oユニット（IOD）とは、コンピュータのプロセッサでデータの入出力を管理する部品です。

メモリ、ストレージ、周辺機器などとCPUコア間でデータのやり取りを効率的に行う役割を担います。

そして、論理回路には最新世代のプロセスノードを、I/Oには旧世代のプロセスノードを使用することで、コストを効率的に抑えています。

複数のCCDを基板上のIODに接続するこの設計では、レイテンシは90～180ns、帯域幅は64GB/sとなります。

一方、インテルの「Sapphire Rapids」はシリコンブリッジ（EMIB）を採用し、1TB/sの帯域幅と59nsのレイテンシを実現しています。

シリコンブリッジとは、異なる半導体チップ同士をシリコン素材の小型ブリッジで直接接続する技術です。

高帯域幅でのデータ通信を可能にし、複数のチップを効率的に統合するのに役立ちます。

これにより、モノリシックチップ（すべての回路や機能が1枚のシリコンダイ上に統合された半導体チップ）に近い性能を提供します。

そのため、設計がシンプルで高性能ですが、大型化や製造コストの面で制約があります。

AMDの基板ベースのアプローチは、コストと市場適応力を優先しつつ、インターコネクトの速度をある程度犠牲にするのに対し、インテルは高い開発投資を通じてより高い性能を追求するという、対照的な戦略を取っています。

PCBの進化：高度パッケージングを超える新たな可能性

シリコン基板（半導体デバイスを製造するための薄いシリコンの板）を活用した高度パッケージング技術が注目される中で、従来型のPCB（プリント基板）の改良も依然として重要な課題です。

PCBとは、電子部品を固定し、電気的に接続するための基板で、絶縁性の基材に銅などの導電性材料で回路パターンが形成され、部品をはんだ付けすることで一体化される構造を持っています。

主にスマートフォンやPC、自動車、医療機器など、幅広い電子機器に利用される重要な部品となっています。

そして、性能を飛躍的に向上させるには、PCBや高度パッケージング技術（例: TSMCが開発した高度パッケージング技術「CoWoS」）の限界を押し広げる必要があります。

TSMC（TSM）は現在、CoWoS技術を使ってレチクルサイズの3倍までのシリコン基板を生産しており、エヌビディア（NVDA）のBlackwell（最新のGPUアーキテクチャで、AIや高性能計算向けに設計）やAMDのMI300X（データセンター向けのGPUアクセラレータで、生成AIやHPCアプリケーションに特化）などの次世代チップ向けに6倍サイズの基板を目指しています。

この技術は、より多くのHBM（高帯域幅メモリ）や計算用ダイの搭載を可能にしますが、メモリ容量の制約という課題も抱えています。

例えば、エヌビディアのH100（Hopperアーキテクチャに基づくデータセンター向けのGPUで、AIや高性能計算に最適化）は6つのHBMを搭載でき、96GBまたは144GBのメモリ構成が可能ですが、さらなる性能向上にはPCB自体の改良が不可欠です。

特に、AI向けワークロードに必要なメモリ容量やスループットの向上には、PCBの進化が重要な役割を果たします。

一方で、エヌビディアのGB200はPCBレベルでの統合の好例です。

GB200は、エヌビディアが開発した最新のAIおよび高性能コンピューティング（HPC）向けのスーパーコンピュータチップです。

2つのB200（最新AIおよび高性能計算向けのGPUであるBlackwellアーキテクチャに基づく製品）ユニットとGrace CPU（データセンター向けの高性能CPUで、72個のArm Neoverse V2コアを搭載し、最大1TB/sのメモリ帯域幅を提供）を組み合わせ、サーバーメーカーと共同開発したマザーボードでは、900GB/sの帯域幅を実現しています。

このような高密度構成により、通信速度が飛躍的に向上し、AI用途において極めて重要な性能を発揮しています。

CoWoS技術では1つのB200に2つのH100を搭載でき、GB200ではさらに2つのB200を接続することで、AIワークロードにおいて4倍以上の性能を実現します。

PCBは高度パッケージング技術と補完し合いながら、AI需要の高まりに対応する上で重要な要素となっています。

かつて「低技術」と見なされていたPCBは、AIが要求する高速性と低エラー率に応えるため、大きく進化を遂げています。

ルネサスエレクトロニクスによるPCB設計ソフト大手Altiumの59億ドルでの買収は、この変化を象徴する出来事です。

同様に、シノプシス（SNPS）がアンシス（ANSS）を買収したことも、PCBの重要性が高まっていることを示しています。

AIデータセンターが性能を1000倍に拡大する目標に向けて、チップ、パッケージング、PCBを含むシステム全体の最適化が欠かせません。

加えて、高度パッケージングは高性能を実現しますが、PCBと比べてコストが高いという課題があります。

例えば、エヌビディアのH100を支えるインターポーザ（半導体チップを基板や他のチップと接続するための中間層）は低レイテンシでのデータリンクを実現しますが、サイズやコストに制約があります。

TSMCはレチクル制限を超えたパターンを結合する技術で、1パッケージにより多くのチップレットを収めるインターポーザを生産していますが、6倍規模の拡大には依然として課題があります。

レチクル制限とは、半導体製造で使用されるフォトリソグラフィ工程において、レチクル（マスク）に描けるパターンサイズの物理的な上限を指します。

通常、チップの設計サイズがこの制限を超える場合、複数のパターンに分割する必要があり、これにより製造効率やコストに影響が及びます。

そのため、高性能コンピューティングの分野ではPCBの革新がさらに重要になります。

一方で、ウェハースケールのパッケージングも進展しています。

セレブラスはこの技術の量産を進め、冗長設計（システムや機器の信頼性を高めるために、重要な部品や機能を複数用意し、1つが故障しても全体の動作を維持できるようにする設計手法）による1枚17,000ドルの高コストなウェハーの欠陥を軽減していますが、PCBは柔軟性の面で優位性を持っています。

銅配線を用いた信号伝送では、200GB/sを超えるとノイズや物理的制約、距離の影響により速度の限界が生じます。

一方、チップ内部ではデータが最大10TB/sの速度でシームレスに流れます。

PCBの帯域幅はこれより遅いものの、複数のチップを接続するコスト効率の高い手段として欠かせません。

以上より、PCBは性能とスケーラビリティのバランスを取る上で、これからも重要な役割を果たし続けるでしょう。

チップ設計における通信技術の比較

PCBはコスト面では依然として優れていますが、性能面での限界があり、この10年間での進化はごくわずかです。

同様に、高度パッケージング技術もその発展には時間がかかってきました。

しかし、SysMoore構想や「性能1000倍」を目指す目標を実現するためには、トランジスタ密度の向上や接続性を強化する高度パッケージング技術とPCBの役割がこれまで以上に重要になっています。

サーバーとラックの進化

エヌビディア（NVDA）が提供するAIおよび高性能コンピューティング（HPC）向けのスーパーコンピュータソリューションであるGB200 NVL72は、1ラックに72基のGPUを統合し、NVLink（エヌビディアが開発した超高速インターコネクト技術で、GPU間やGPUとCPU間のデータ転送を大幅に高速化）を活用して性能と密度を大幅に向上させています。

従来のサーバーラックは、消費電力が200～400W程度のCPU向けに設計されており、42Uラックには通常4～6台のサーバーを収容し、最大でも約10kWの電力消費に対応していました。

しかし、GPUを使用するシステムでは、それをはるかに上回る電力が必要になります。

たとえば、H100 GPUを8基（各700W）とIntel Xeon CPUを2基（各350W）搭載したサーバーでは、他のコンポーネントを除いても6.3kWを消費します。

また、エヌビディアのDGX H100サーバー（8U）は最大10.2kWを使用し、これを4台収容した場合、1ラックで40kWを超える消費電力となります。

さらに、エヌビディアのBlackwellアーキテクチャは、1ノードに2基のB200 GPUと1基のGrace CPUを搭載することで、密度を一層高めています。

この構成を採用したGB200では、36ノードを収容したラックが120kWを消費し、H100サーバーの約30倍の性能を実現します。

しかし、その分、コストや電力消費、GPUへの依存度も大幅に増加しています。

これらの進展が市場の主要プレイヤーにもたらす影響

Foxconnはアップル（AAPL）向けOEMでその地位を確立していますが、エヌビディア（NVDA）のGB200の受注を担うとの報道があります。

このGB200は非常に高度な設計であり、高い利益率が期待されます。

実際、NVL72ラック1台の価格は1,000万ドルを超える一方、高性能CPUサーバーは約100万ドル程度です。

ただし、FoxconnはAIサーバーの製造経験が少ないため、NVL72の納期が遅れる可能性があります。

このリスクに対応するため、エヌビディアはNVL36x2といった、よりシンプルな代替案を検討する可能性があります。

NVL36x2は、エヌビディアが開発していたデュアルラック構成のAIおよび高性能コンピューティング向けシステムです。

このシステムは、2つのラックにわたり、合計72個のBlackwell GB200 GPUと36個のGrace CPUを搭載し、AIモデルのトレーニングや推論に高い性能を提供することを目指していました。

しかし、エヌビディアは2024年10月にNVL36x2の開発を中止し、単一ラック構成のNVL72とNVL36に注力する方針を発表しました。

一方、スーパー・マイクロ・コンピューター（SMCI）はエヌビディアの長年のパートナーであり、サーバー製造における垂直統合の強みを持っています。

同社のモジュール設計とエンジニアリングへの注力は、SysMooreが求めるシステム全体の要求に応えるための基盤となっています。

他社がNVL72の遅延に直面する中、スーパー・マイクロ・コンピューターは生産準備が整ったサーバーで市場をリードする可能性があります。

また、シノプシス（SNPS）は、EDA（電子設計自動化）やシステム設計の複雑化が進む中で恩恵を受けています。

同社がアンシス（ANSS）を買収したことでSysMoore戦略を強化しましたが、PCB設計においてはケイデンス・デザイン・システムズ（CDNS）ほどの優位性を持たない点が課題です。

Quanta Conmputer（2382.TW）やWistronといったODM（設計製造受託業者）も、研究開発（R&D）への投資拡大により成長が期待されますが、AIサーバーの需要増加に伴う新たな課題にも直面する可能性があります。

さらに、エヌビディアが完全なシステム設計に進出することで、ODMやOEMが持つ価値がエヌビディアに移る可能性があり、これはアップルの戦略と類似しています。

また、PCBメーカーやEDAツール（半導体や電子回路の設計・検証を支援するソフトウェアツール）プロバイダーにも恩恵が期待されます。

特に、AMDのPCB基板がインテルのEMIBのようなシリコンブリッジに進化すれば、大きな成長機会となるでしょう。

さらに、エヌビディアのBlackwellチップは、シリコン基板や高度なPCBが次世代設計の中心となる可能性を示しており、これらの技術が今後の市場を牽引すると考えられます。

Part 3では、電源供給、ネットワーク、冷却、メモリの分野をより深堀していきますので、是非、インベストリンゴのプラットフォーム上よりご覧いただければと思います。

その他のインテル（INTC）に関するレポートに関心がございましたら、是非、こちらのリンクより、インテルのページにアクセスしていただければと思います。

また、弊社のプロフィール上にて、弊社をフォローしていただくと、最新のレポートがリリースされる度に、リアルタイムでメール経由でお知らせを受け取ることが出来ます。

弊社のテクノロジー関連銘柄に関するレポートに関心がございましたら、是非、フォローしていただければと思います。

アナリスト紹介：コンヴェクィティ

📍テクノロジー担当

コンヴェクィティのその他のテクノロジー関連銘柄のレポートに関心がございましたら、是非、こちらのリンクより、コンヴェクィティのプロフィールページにアクセスしていただければと思います。